- 相關推薦
FPGA數(shù)據(jù)采集與回放系統(tǒng)設計論文
在個人成長的多個環(huán)節(jié)中，大家或多或少都會接觸過論文吧，論文是我們對某個問題進行深入研究的文章。怎么寫論文才能避免踩雷呢？下面是小編為大家整理的FPGA數(shù)據(jù)采集與回放系統(tǒng)設計論文，歡迎閱讀，希望大家能夠喜歡。
1系統(tǒng)及其原理
基于通用信號處理開發(fā)板，利用FPGA技術控制AD9233芯片對目標模擬信號采樣，再將采樣量化后的數(shù)據(jù)寫入USB接口芯片CY7C68013的FIFO中，F(xiàn)IFO寫滿后采用自動觸發(fā)工作方式將數(shù)據(jù)傳輸?shù)絇C機。利用VC＋＋6．0軟件編寫上位機實現(xiàn)友好的人機交互界面，將傳輸?shù)絇C機上的數(shù)據(jù)進行儲存和實時回放。本系統(tǒng)主要實現(xiàn)以下兩大功能：1）ADC模塊對目標模擬信號進行采樣，利用FPGA技術將采樣后的數(shù)據(jù)傳輸?shù)経SB接口芯片CY7C68013的FIFO中存儲。2）運用USB2．0總線數(shù)據(jù)傳輸技術，將雷達回波信號數(shù)據(jù)傳輸?shù)絇C機實時回放。分為應用層、內(nèi)核層和物理層3部分。應用層和內(nèi)核層主要由軟件實現(xiàn)。應用層采用VC＋＋6．0開發(fā)用戶界面程序，為用戶提供可視化操作界面。內(nèi)核層基于DriverWorks和DDK開發(fā)系統(tǒng)驅(qū)動程序，主要起應用軟件與硬件之間的橋梁作用，把客戶端的控制命令或數(shù)據(jù)流傳到硬件中，同時把硬件傳輸過來的數(shù)據(jù)進行緩存。物理層主要以FPGA為核心，對USB接口芯片CY7C68013進行控制，通過USB2．0總線實現(xiàn)對中頻信號采集。系統(tǒng)設計采用自底向上的方法，從硬件設計開始逐步到最終的應用軟件的設計。
2硬件設計
FPGA在觸發(fā)信號下，控制ADC采樣輸入信號，并存入FIFO中。當存滿時，將數(shù)據(jù)寫入USB接口芯片CY7C68013，同時切換另一塊FIFO接收ADC轉換的數(shù)據(jù)，實現(xiàn)乒乓存儲，以提高效率。FPGA模塊的一個重要作用是控制USB接口芯片CY7C68013。當ADC采樣后，數(shù)據(jù)進入FPGA模塊，F(xiàn)PGA控制數(shù)據(jù)流將其寫入CY7C68013的FIFO中，以便于USB向PC機傳輸。CY7C68013的數(shù)據(jù)傳輸模式采用異步slaveFIFO和同步slaveFIFO切換模式。通過實測，前者傳輸速度約為5～10Mbit／s，后者傳輸速度最高可達20Mbit／s，傳輸速度的提高可通過更改驅(qū)動程序的讀取方式實現(xiàn)。
3軟件設計
3．1USB驅(qū)動程序設計
USB2．0總線傳輸技術最高速率可達480Mbit／s。本系統(tǒng)采用批量傳輸?shù)膕laveFIFO模式。CY7C68013芯片內(nèi)部提供了多個FIFO緩沖區(qū)，外部邏輯可對這些端點FIFO緩沖區(qū)直接進行讀寫操作。在該種傳輸模式下，USB數(shù)據(jù)在USB主機與外部邏輯通信時無需CPU的干預，可大大提高數(shù)據(jù)傳輸速度。Cypress公司為CY7C68013芯片提供了通用的驅(qū)動程序，用戶可根據(jù)需求開發(fā)相應的固件程序。
3．2FPGA模塊程序設計
系統(tǒng)中FPGA模塊的核心作用是控制AD9233芯片進行采樣。AD9233作為高速采樣芯片，其最高采樣速率達125Mbit／s，最大模擬帶寬為650MHz。通過改變采樣速率可使該系統(tǒng)采集不同速率需求的信號，擴展了該系統(tǒng)的應用范圍。描述FPGA控制USB數(shù)據(jù)寫入接口芯片F(xiàn)IFO的狀態(tài)機如圖6所示。狀態(tài)1表示指向INFIFO，觸發(fā)FIFOADR［1：0］，轉向狀態(tài)2；狀態(tài)2表示若FIFO未滿則轉向狀態(tài)3，否則停留在狀態(tài)2；狀態(tài)3表示驅(qū)動數(shù)據(jù)到總線上，通過觸發(fā)SLWR寫數(shù)據(jù)到FIFO并增加FIFO的指針，然后轉向狀態(tài)4；狀態(tài)4表示若還有數(shù)據(jù)寫則轉向狀態(tài)2，否則轉向完成。
3．3上位機設計
為實現(xiàn)人機交互，利用VC＋＋MFC在PC機上編寫了可視化操作界面，即上位機。上位機既用于數(shù)據(jù)采集的控制，同時也用于采集數(shù)據(jù)的實時回放。上位機界面如圖7所示。上位機主要功能：
1）按下“檢測USB”按鈕，可檢測USB是否連接正常，并顯示USB基本信息。
2）按下“開始采集”按鈕，可將采集的數(shù)據(jù)傳輸?shù)絇C機并實時回放數(shù)據(jù)波形；再次按下“開始采集”按鈕，可暫停數(shù)據(jù)波形回放。
3）按下“保存數(shù)據(jù)”按鈕，可將采集的數(shù)據(jù)以＊．dat文件的形式存儲到PC機硬盤。
4）按下“結束采集”按鈕，可關閉采集系統(tǒng)并退出界面；或按下“確定”和“取消”按鈕，也可直接退出界面。
4系統(tǒng)實測
為了測試數(shù)據(jù)采集與回放系統(tǒng)，利用通用信號處理開發(fā)板設計了DDS模塊。該DDS模塊產(chǎn)生一個正弦波作為測試信號，通過AD9744芯片轉換后變?yōu)槟M信號輸出，并將此輸出信號接至示波器以便驗證系統(tǒng)。數(shù)據(jù)采集與回放系統(tǒng)的實物圖及系統(tǒng)實測波形與回放波形。
5結束語
通過實際測試，基于FPGA的數(shù)據(jù)采集與回放系統(tǒng)達到了預期設計的要求。此系統(tǒng)能夠?qū)δ繕四M數(shù)據(jù)進行采集，并能對采集的數(shù)據(jù)實時回放，且可將數(shù)據(jù)以＊．dat文件的形式存入PC機硬盤；系統(tǒng)具有高速的采集傳輸功能，上位機能夠?qū)崟r、動態(tài)地回放數(shù)據(jù)；信號采集板和處理板共用一套硬件，避免了重復制板，在實際調(diào)試時可方便地在信號采集與信號處理的工作模式間來回切換，提高了工作效率。原驅(qū)動程序官方版本為了滿足通用性和穩(wěn)定性的要求，限制了傳輸速率，本設計開發(fā)了相應的USB驅(qū)動程序，提高了傳輸速率。
【FPGA數(shù)據(jù)采集與回放系統(tǒng)設計論文】相關文章：
數(shù)據(jù)挖掘論文07-15
數(shù)據(jù)挖掘論文07-16
數(shù)據(jù)采集工程師崗位職責02-22
基于系統(tǒng)設計的科研管理論文03-21
解析科技競賽賽務系統(tǒng)的設計與實現(xiàn)論文04-19
機器學習的服務器調(diào)優(yōu)系統(tǒng)設計論文04-20